RISC-V

满足新一代计算需求

通过 RISC-V 计划释放数据的力量

通过 Linux® 的成功得到证明的开源模型现已在 RISC-V 基金会拥有硬件平台,可以支持实现新一代创新。另一个原因就是 RISC-V 所提供的可配置性是无与伦比的。通过利用 RISC-V 的开放式协作和灵活性,Western Digital 可以创造专为以数据为中心的应用程序而打造的处理器。

RISC-V 是一个开启处理器创新新时代的开源 ISA。

精选视频

视频

2020 年 RISC-V 峰会:RISC-V 的 3 月

Western Digital 在 2020 年 RISC-V 峰会上发表主题演讲,讨论下一代存储和计算。Siva Sivaram 讨论了 Western Digital 在原型 SSD 中的第一个 RISC-V SweRV Core SoC。介绍 SweRV Core 系列的更新,并邀请就异构处理的统一内存标准进行合作。

了解详情

视频

2020 年 RISC-V 峰会:开源硬件路线图 - CHIPS Alliance 主席 Zvonimir Bandic

RISC-V Open ISA 实现了新一代处理架构。现在有一个开放的硬件组织 - CHIPS Alliance,在该联盟中,组织机构、非营利组织、个人和学术界可以合作应对下一代处理挑战。查看 CHIPS Alliance 已经完成的里程碑,了解我们的开源硬件路线图和未来愿景。

了解详情

视频

2019 年 RISC-V 峰会:RISC-V 和 Chips Alliance 可满足新的计算需求

2019 年 RISC-V 峰会上的 CHIPS Alliance 主题演讲,介绍了组织和最新研发工作。

了解详情

视频

如何利用 RISC-V 和 Tofino 设置 OmniXtend 一致性内存互联结构演示

详细介绍如何设置 OmniXtend 演示的视频。该演示使用两个 FPGA 板和一个可编程以太网交换机。它说明了 FPGA 板的编程和需要在交换机上运行的 P4 代码。

了解详情

视频

2020 年 RISC-V 峰会:Omnixtend 引导协议和一致性横向扩展 - Dejan Vucinic,Western Digital Corporation

OmniXtend 已成为构建多插槽 RISC-V 系统的事实标准。CHIPS Alliance 中互连工作组最近努力完成了初始化和配置协议的定义,实现了构造任意大小的大规模并行系统的可能。

了解详情

视频

2019 年 RISC-V 峰会:基于 RISC-V 的开源且具有连贯性的内存中心架构

基于具有缓存连贯性的以太网,在 OmniXtend 的内存结构方面进行了技术更新

了解详情

视频

2020 年 RISC-V 峰会:32 位 Glibc 端口在哪里? - Alistair Francis,Western Digital

本演讲将介绍 Y2038 Unix Epoch 溢出问题以及如何解决该问题。它将描述如何以及为什么这适用于 32 位 RISC-V Glibc 端口。

了解详情

前瞻性声明
本网页可能包含前瞻性声明,包括但不限于有关以下内容的声明:我们的产品和技术产品组合、我们产品的容量、功能、应用程序和市场、我们的战略、增长机会和市场趋势。这些前瞻性声明受风险和不确定因素的影响,这些风险和不确定因素可能导致实际结果与前瞻性声明中表达或暗示的结果大不相同。Western Digital Corporation 向美国证券交易委员会提交的文件(包括我们最近提交的定期报告)中全面地阐述了这些风险和不确定因素。谨请读者不要过度依赖这些前瞻性声明,本公司没有义务更新这些前瞻性声明以如实反映后续的事件或情况(除非法律另有规定)。

披露
1. 来源:市场趋势:基于 RISC-V 的定制 IC 将实现经济有效的 IoT 产品差异化,Amy Teng(Gartner,2020 年 6 月 5 日)
2. 来源:RISC-V 实施之旅,Ted Marena(AllAboutCircuits.com,2019 年 9 月 10 日)
3. 来源:WD 推出自己的 RISC-V 内核(微处理器报告,2019 年 2 月 4 日)。
4. 来源:以数据为中心的应用如何利用 RISC-V 处理器创新,Ted Marena(AllAboutCircuits.com,2019 年 3 月 20 日)。
5. 来源:CHIP Alliance 最新增强的 SweRV 内核可供所有人免费使用(CHIP Alliance,2020 年 5 月 14 日)