RISC-V：加速
新一代计算
架构
支持 RISC-V 生态系统
RISC-V 是一个开启处理器创新新时代的开源 ISA。为进一步加快开源标准接口和 RISC-V 处理架构，Western Digital 提供了三种开源创新技术，以支持内部 RISC-V 开发工作并推动 RISC-V 生态系统的发展。
新型 SweRV Core 1.1 和 SweRV ISS
Western Digital SweRV Core™ EHX1 是一款 32 位、双向超标量、9 级管芯的处理器。SweRV Core 版本 1.1 是最新版本，此版本性能得到增强、修复了漏洞且改进了跟踪/调试功能。该处理器的预期模拟性能高达 5.0 CoreMarks/Mhz1，并且外形小巧，为支持数据密集型边缘应用程序（如存储控制器、工业物联网、监控系统中的实时分析和其他智能系统）的嵌入式设备提供了卓越的功能。其节能设计还可以在 28 纳米 CMOS 处理技术的基础上提供高达 1.8Ghz1 的时钟速度。SweRV Core 将在未来的几年中应用到 Western Digital 产品中。此外，SweRV Core 1.1 现已完全面向 RISC-V 社区开源，以供社区使用和贡献。
SweRV ISS™（指令集模拟器）也提供了完整的测试平台支持，用于验证 RISC-V 核心。此开源 ISS 与 SweRV Core 独立开发，以确保 RISC-V 核心能够正确执行指令。SweRV ISS 模型将内存、缓存、中断等紧密结合。它可以用于严格模拟和验证 SweRV Core，可执行 100 亿个指令。
OmniXtend
OmniXtend™ 可实现在数据中心架构、专用计算加速和 CPU 微架构方面的创新
OmniXtend™ 是一种新的开源方法，通过以太网结构提供缓存一致性内存。此内存为中心的系统架构为跨处理器、机器学习加速器、GPU、FPGA 和其他组件的访问和数据分享提供了开源标准接口。它是一个真正开放的解决方案，可以将持久内存有效地附加到处理器上，并为连接计算、存储、内存和 I/O 组件的未来高级结构提供潜在支持。
RISC-V 的可配置性和开放性使 OmniXtend 成为可能。它以 RISC-V 可用的开源缓存一致性总线开始。然后序列化并通过以太网传输该总线的实施将使结构成为可能。Western Digital 与 Barefoot Networks 合作，通过 Tofino 交换机运行 OmniXtend。
精选下载
随时获取信息，造就无限可能。加快数据流动速度，促进数据繁荣发展。
为以数据为中心的新世界而创新
新闻稿
Western Digital 扩展了 PlatformIO 的开放性，并增强了其 RISC-V 产品组合，以加速以数据为中心的创新
2019 年 4 月 4 日
Western Digital Corp. (NASDAQ：WDC) 今天宣布与 PlatformIO Labs、OÜ、SiFive Inc. 合作建立新的战略合作伙伴关系，以扩展...
活动
RISC-V 活动
2019 年 4 月 4 日
RISC-V 基金会定期举办活动和研讨会。敬请参与您附近的活动。
视频
配备 OmniXtend 接口的数据中心处理器，助力实现共享内存和 AI 工作负载加速
2019 年 3 月 13 日
Western Digital 的 Paul Loewenstein 将在 RISC-V 台湾研讨会上发表演讲。时间：2019 年 3 月 13 日，地点：台湾新竹国宾大饭店。
视频
2018 年 WDC RISC-V 峰会 | Atish Patra
2019 年 2 月 1 日
基于 RISC-V 的网络附加存储设备 (NAS)；观看支持 Linux、基于 RISC-V 的使用 SMR 硬盘的 NAS 演示。这是个完全开源的项目。
视频
2018 年 WDC RISC-V 峰会 | Dejan Vucinic
2019 年 2 月 1 日
OmniXtend 是一种开源缓存一致性互联结构；了解 RISC-V 如何通过以太网结构启用扩展缓存一致性的开源解决方案。
视频
2018 年 WDC RISC-V 峰会 | Curt Brune
2019 年 2 月 1 日
RISC-V 入侵开放网络安装环境 (ONIE)；聆听 Brune 先生对 RISC-V 的看法以及他将开放网络安装环境移植到 RISC-V 的原因。
来自我们博客的精选文章
{{getMergeArray(feed.title, '')}}
{{getEllipsis(getUnEscapedHTMLContent(getMergeArray(feed.description)), 180)}}
了解详情对 RISC-V
感兴趣？
请与我们联系。
披露
1. 基于内部测试