RISC-V

Соответствие требованиям к вычислительным устройствам следующего поколения

Раскрытие возможностей данных с помощью инициатив RISC-V

Модель с открытым исходным кодом, подтвержденная успехом Linux®, теперь имеет аппаратную платформу в RISC-V, позволяющую внедрять инновации следующего поколения. Второй причиной является то, что RISC-V обеспечивает непревзойденную конфигурацию. Применяя универсальность RISC-V и открытое взаимодействие, Western Digital может создавать процессоры для программ, ориентированных на данные.

RISC-V — это открытая архитектура набора команд (ISA), открывающая новую эру инноваций в разработке процессоров.

Избранные видео

Видео

Саммит RISC-V в 2020 году: развитие RISC-V

Основной доклад саммита Western Digital о RISC-V в 2020 году, посвященный системам хранения и вычислений следующего поколения. Сива Сиварам обсуждает первую систему на кристалле (SoC) на базе ядра RISC-V SweRV от Western Digital в прототипе твердотельного накопителя. Обновления серии ядер SweRV и приглашение к совместной работе над единым стандартом памяти для гетерогенных вычислений.

Подробнее

Видео

Саммит RISC-V в 2020 году: Структура оборудования с открытым исходным кодом — Звонимир Бандич, председатель CHIPS Alliance

Открытая архитектура набора команд RISC-V позволила создать новое поколение архитектур обработки. В настоящее время существует группа CHIPS Alliance, выпускающая открытое программное обеспечение, в которой коммерческие и некоммерческие организации, частные лица и научные круги могут сотрудничать для решения задач обработки данных нового поколения. Ознакомьтесь с этапами, которых уже достиг проект CHIPS Alliance, и узнайте о нашем плане действий и будущем виденье аппаратного обеспечения с открытым исходным кодом.

Подробнее

Видео

Саммит RISC-V в 2019 году: RISC-V и Chips Alliance отвечают новым требованиям к вычислительной технике

Основной доклад CHIPS Alliance на саммите RISC-V 2019, объясняющий организацию и последние разработки.

Подробнее

Видео

Как настроить демонстрационную структуру когерентной памяти OmniXtend с помощью RISC-V и Tofino

Подробное видео с объяснениями, как настроить демонстрационную версию OmniXtend. В этой демонстрационной версии используются две платы FPGA и программируемый коммутатор Ethernet. В этом видео объясняется программирование плат FPGA и код P4, необходимый для работы на коммутаторе.

Подробнее

Видео

Саммит RISC-V в 2020 году: Протокол загрузки Omnixtend и когерентное масштабирование — Деян Вучиник, Western Digital Corporation

Протокол OmniXtend фактически стал стандартом для создания многопроцессорных систем RISC-V. Недавние разработки рабочей группы Interconnects в CHIPS Alliance привели к определению протокола инициализации и конфигурации, который позволяет создавать массивно-параллельные системы произвольного размера.

Подробнее

Видео

Саммит RISC-V в 2019 году: Открытая и когерентная архитектура, ориентированная на память, на базе RISC-V

Техническое обновление OmniXtend, когерентной кэш-памяти на основе Ethernet.

Подробнее

Видео

Саммит RISC-V в 2020 году: Где 32-битный порт Glibc? — Алистер Фрэнсис, Western Digital

В этом докладе будет рассказано о проблеме перенасыщения потока Unix Epoch Y2038 и о том, какие действия предпринимаются для ее устранения. В нем будет описано, как и почему это применимо к 32-битному порту RISC-V glibc.

Подробнее

Видео

Саммит RISC-V в 2019 году: Главный спонсор Western Digital представляет компилятор GCC с улучшениями плотности кода

Последние улучшения плотности кода GCC для RISC-V.

Подробнее

Видео

Саммит RISC-V в 2019 году: Главный спонсор Western Digital представляет поддержку гипервизора RISC V

Техническое обновление по QEMU и поддержке гипервизора для RISC-V.

Подробнее

Прогнозы
На этой веб-странице могут содержаться прогнозы, в том числе касающиеся нашего ассортимента продуктов и технологий, мощностей, возможностей и приложений, рынка для наших продуктов, наших стратегий и возможностей роста, а также рыночных тенденций. Эти прогнозы – рискованные и неопределенные, и могут привести к тому, что фактические результаты будут существенно отличаться от тех, которые выражены или подразумеваются в прогнозных заявлениях. Риски и неопределенности более подробно обсуждаются в документах Western Digital Corporation, поданных в Комиссию по ценным бумагам и биржам, включая наш последний периодический отчет, на который мы хотим обратить ваше внимание. Читателей предупреждают, чтобы они не слишком полагались на эти прогнозы, и мы не берем на себя никаких обязательств по их обновлению для отражения последующих событий или обстоятельств, за исключением случаев, предусмотренных законом.

Оговорки
1. Источник: Рыночные тенденции: Индивидуализированные ИС на основе RISC-V обеспечат рентабельную дифференциацию продуктов Интернета вещей. – Эми Тенг (Gartner, 05.06.2020)
2. Источник: Процесс внедрения RISC-V. – Тед Марен (AllAboutCircuits.com, 10.09.2019 г.)
3. Источник: WD выпускает собственное ядро ​​RISC-V (отчет о микропроцессорах, 04.02.2019)
4. Источник: Как программы, ориентированные на данные, могут извлечь выгоду из инновационных процессоров RISC-V. – Тед Марен (AllAboutCircuits.com, 20.03.2019).
5. Источник: Новые усовершенствованные ядра SweRV от CHIP Alliance доступны всем бесплатно (CHIP Alliance, 14.05.2020)