RISC-V

Spełnienie wymagań dotyczących obliczeń nowej generacji

Uwolnienie mocy danych poprzez inicjatywy RISC-V

Model open source, którego dowodem jest sukces systemu Linux®, ma teraz platformę sprzętową w RISC-V, która umożliwia wprowadzanie innowacji nowej generacji. Innym powodem jest niezrównana konfigurowalność, jaką zapewnia RISC-V. Wykorzystując otwartą współpracę i elastyczność RISC-V, Western Digital może tworzyć procesory, które są przeznaczone do zastosowań skoncentrowanych na danych.

RISC-V to otwarte ISA umożliwiające powstanie nowej ery innowacji procesorów.

Promowane filmy

Film

Szczyt RISC-V 2020: Marzec RISC-V

Western Digital 2020 RISC-V Summit Keynote omawiający pamięć masową i zdolności obliczeniowe następnej generacji. Siva Sivaram omawia pierwszy rdzeń RISC-V SweRV SoC firmy Western Digital w prototypowym dysku SSD. Aktualizacje rodziny rdzeni SweRV oraz zaproszenie do współpracy nad ujednoliconym standardem pamięci dla przetwarzania heterogenicznego.

Więcej informacji

Film

Szczyt RISC-V 2020: Plan działań dla sprzętu open source – Zvonimir Bandic, przewodniczący CHIPS Alliance

Otwarte ISA RISC-V umożliwiło powstanie nowej generacji architektur przetwarzania. Obecnie istnieje otwarta grupa sprzętowa CHIPS Alliance, w ramach której organizacje, organizacje non profit, osoby prywatne i środowiska akademickie mogą współpracować w celu rozwiązywania problemów dotyczących przetwarzania danych nowej generacji. Zobacz kamienie milowe, które CHIPS Alliance już osiągnęło, oraz zapoznaj się z naszym planem działań i wizją przyszłości dla sprzętu open source.

Więcej informacji

Film

Szczyt RISC-V 2019: RISC-V i Chips Alliance spełniają nowe wymagania dotyczące obliczeń

Wystąpienie CHIPS Alliance na szczycie 2019 RISC-V, przedstawiające informacje o organizacji i najnowszych pracach rozwojowych.

Więcej informacji

Film

Jak skonfigurować demo koherentnej tkaniny pamięciowej OmniXtend z RISC-V i Tofino

Szczegółowy film wyjaśniający, jak skonfigurować demo OmniXtend. W tym demo wykorzystano dwie płytki FPGA i programowalny przełącznik Ethernet. Objaśnia programowanie płytek FPGA i kodu P4 potrzebnego do uruchomienia na przełączniku.

Więcej informacji

Film

Szczyt RISC-V 2020: Protokół uruchamiania i spójne skalowanie Omnixtend – Dejan Vucinic, Western Digital Corporation

OmniXtend stał się de facto standardem w budowie wielogniazdowych systemów RISC-V. Ostatnie prace prowadzone w ramach grupy roboczej Interconnects w CHIPS Alliance zaowocowały zdefiniowaniem protokołu inicjalizacji i konfiguracji, który umożliwia budowę systemów masowo równoległych o dowolnych rozmiarach.

Więcej informacji

Film

Szczyt RISC-V 2019: Otwarta i spójna architektura skoncentrowana na pamięci możliwa dzięki RISC-V

Aktualizacja techniczna dotycząca OmniXtend, koherentnej pamięci podręcznej opartej na sieci Ethernet.

Więcej informacji

Film

Szczyt RISC-V 2020: Gdzie jest 32-bitowy port Glibc? – Alistair Francis, Western Digital

Wykład będzie dotyczył problemu przepełnienia w systemie Y2038 Unix Epoch i działań podejmowanych w celu jego rozwiązania. Opisane zostanie, jak i dlaczego ma to zastosowanie do 32-bitowego portu glibc dla RISC-V.

Więcej informacji

Stwierdzenia dotyczące przyszłości
Niniejsza strona internetowa może zawierać stwierdzenia dotyczące przyszłości, w tym między innymi stwierdzenia dotyczące naszego portfela produktów i technologii, pojemności, możliwości i zastosowań naszych produktów oraz rynku z nimi związanego, naszych strategii i możliwości rozwoju, a także trendów rynkowych. Te stwierdzenia dotyczące przyszłości są obarczone ryzykiem i niepewnością, które mogą spowodować, że rzeczywiste wyniki będą się znacznie różnić od tych wyrażonych lub sugerowanych w stwierdzeniach dotyczących przyszłości. Ryzyko i niepewność zostały szerzej omówione w dokumentach firmy Western Digital Corporation składanych do Komisji Papierów Wartościowych i Giełd, w tym w naszym ostatnim raporcie okresowym, na który zwracamy uwagę. Ostrzega się czytelników, aby nie polegali nadmiernie na tych stwierdzeniach dotyczących przyszłości, a my nie zobowiązujemy się do aktualizacji tych stwierdzeń dotyczących przyszłości w celu odzwierciedlenia późniejszych wydarzeń lub okoliczności, z wyjątkiem sytuacji wymaganych przez prawo.

Informacje
1. Źródło: Trendy rynkowe: Custom ICs Based on RISC-V Will Enable Cost-Effective IoT Product Differentiation by Amy Teng (Gartner, 05.06.2020)
2. Źródło: The Journey of RISC-V Implementation by Ted Marena (AllAboutCircuits.com, 10.09.2019)
3. Źródło: WD Rolls its own RISC-V Core (Microprocessor report, 04.02.2019).
4. Źródło: How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation by Ted Marena (AllAboutCircuits.com, 20.03.2019).
5. Źródło: CHIP Alliance’s Newly Enhanced SweRV Cores Available to All for Free (CHIP Alliance, 14.05.2020)