RISC-V

차세대 컴퓨팅 요구 사항에 대한 문제 해결

RISC-V 이니셔티브로 데이터의 잠재력 활용

Linux®의 성공으로 입증된 오픈 소스 모델은 이제 RISC-V의 하드웨어 플랫폼을 통해 차세대 혁신을 실현합니다. 또 다른 이유로는 RISC-V가 제공하는 구성 능력이 독보적이라는 점입니다. Western Digital은 RISC-V의 개방적 협업과 유연성을 활용하여 데이터 중심 애플리케이션에 맞게 제작된 프로세서를 만들 수 있습니다.

RISC-V는 새로운 프로세서 혁신의 시대를 가능하게 하는 개방형 ISA입니다.

보고서

시장 트렌드: RISC-V 기반의 맞춤형 IC로 비용 효율이 뛰어난 IoT 제품 차별화 실현1

IoT 및 비즈니스 환경에서의 RISC-V 모멘텀에 대한 Gartner의 보고서

자세히 알아보기

기술 요약

RISC-V 및 오픈 소스 하드웨어로 새 컴퓨팅 요구 사항 해결

Western Digital이 투자한 RISC-V 이니셔티브에 대한 요약 다운로드

다운로드

기사

RISC-V 구현의 여정2

RISC-V의 진보와 미래에 대한 역사적 관점

문서 보기

보고서: Linley Group 마이크로프로세서 보고서

WD Rolls Its Own RISC-V Core3

Western Digital에서 슈퍼스칼라 SweRV CPU 소스를 공개합니다.

문서 보기

업계 관련 기사

데이터 중심 애플리케이션이 RISC-V 프로세서의 혁신을 활용하는 방법4

RISC-V는 프로세서 ISA 그 이상입니다. 사양의 공개성으로 OmniXtend와 같은 새로운 컴퓨팅 아키텍처를 실현합니다.

문서 보기

소프트웨어 인프라

Western Digital 펌웨어 인프라(추상화 계층 펌웨어)

다운로드

이벤트

RISC-V 재단에서는 정기적으로 이벤트와 워크샵을 개최합니다. 각 지역 이벤트에 참여하세요.

자세히 알아보기

추천 비디오

비디오

전략적 혁신: Western Digital의 RISC-V

자세히 알아보기

비디오

RISC-V 2020 서밋: RISC-V의 행진

Western Digital 2020 RISC-V 서밋 기조 연설에서 차세대 스토리지 및 컴퓨팅에 대해 논의합니다. Siva Sivaram은 Western Digital의 첫 프로토타입 SSD의 RISC-V SweRV 코어 SoC에 대해 설명합니다. 이것은 SweRV 코어 제품군의 업데이트된 제품이며 다원 처리를 위한 통합 메모리 표준에 대한 협업이 가능해집니다.

자세히 알아보기

비디오

RISC-V SweRV 코어 제품군 개요

자세히 알아보기

비디오

RISC-V 서밋 2019: SweRV 코어 로드맵

Western Digital의 새로운 RISC-V SweRV 코어 EH2 및 EL2의 기술적인 세부 사항

자세히 알아보기

비디오

RISC-V 서밋 2020: 오픈 소스 하드웨어 로드맵 - Zvonimir Bandic, 의장, CHIPS Alliance

RISC-V 오픈 ISA로 프로세스 아키텍처의 새로운 세대를 시작합니다. 현재 조직, 비영리 단체, 개인 및 교육기관에서 차세대 프로세스 과제를 협력하여 해결할 수 있는 오픈 하드웨어 그룹인 CHIPS Alliance가 있습니다. CHIPS Alliance가 이미 달성한 사안들을 확인하고, 오픈 소스 하드웨어의 로드맵과 미래 비전에 대해 자세히 알아보십시오.

자세히 알아보기

비디오

RISC-V 서밋 2019: RISC-V 및 Chips Alliance, 새로운 컴퓨팅 요구 사항 발표

2019 RISC-V 서밋의 CHIPS Alliance 기조연설에서 조직 및 최신 개발 노력에 대해 설명.

자세히 알아보기

비디오

RISC-V 및 Tofino를 사용하여 OmniXtend 일관적 메모리 패브릭 데모 설정 방법

OmniXtend 데모를 설정하는 방법이 자세히 설명된 비디오. 이 데모에서는 두 개의 FPGA 보드와 프로그래밍 가능한 이더넷 스위치를 사용합니다. 또한 FPGA 보드 프로그래밍과 스위치에서 실행하는 데 필요한 P4 코드에 대해 설명합니다.

자세히 알아보기

비디오

RISC-V 서밋 2020: Omnixtend 부팅 프로토콜 및 일관적 확장 - Dejan Vucinic, Western Digital Corporation

OmniXtend는 다중 소켓 RISC-V 시스템을 구축하기 위한 실질적인 표준이 되었습니다. 최근 CHIPS Alliance의 Interconnects Workgroup 내의 노력으로 임의 규모의 대규모 병렬 시스템을 구축할 수 있는 초기화 및 구성 프로토콜을 정의하였습니다.

자세히 알아보기

비디오

RISC-V 서밋 2019: RISC-V로 개방 및 일관형 메모리 중심 아키텍처

캐시 일관적 이더넷 기반 메모리 패브릭을 제공하는 OmniXtend의 기술적 업데이트.

자세히 알아보기

비디오

RISC-V 서밋 2020: 32비트 Glibc 포트는 어디에 있을까요? - Alistair Francis, Western Digital

이 강연은 Y2038 Unix Epoch 오버플로 문제와 이를 해결하기 위해 수행된 사항들을 살펴보고, 이러한 사항이 32비트 RISC-V Glibc 포트에 적용되는 방법과 이유를 설명합니다.

자세히 알아보기

비디오

RISC-V 서밋 2019: 헤드라인 스폰서 Western Digital, GCC 컴파일러 코드 크기 밀도 발표

RISC-V의 최신 GCC 코드 밀도 개선 사항.

자세히 알아보기

비디오

RISC-V 서밋 2019: 헤드라인 스폰서 Western Digital, RISC V 하이퍼바이저 지원 발표

QEMU 및 RISC-V의 하이퍼바이저 지원에 대한 기술적 업데이트

자세히 알아보기

전망 보고서
이 웹페이지에는 Western Digital 제품과 기술 포트폴리오, 제품의 용량, 기능 및 애플리케이션, 제품 시장, 전략, 성장 기회, 시장 동향을 비롯하여 이에 국한되지 않는 정보를 담은 전망 보고서가 제공될 수 있습니다. 이러한 전망 보고서에는 실제 결과가 전망 보고서에 나오는 명시적 또는 암시적 결과와 상당히 다를 수 있는 위험과 불확실성이 따릅니다. 전망 보고서의 위험과 불확실성에 대해서는 Western Digital의 최근 정기 보고서를 포함하여, 증권 거래 위원회에 제출된 Western Digital Corporation의 자료에 상세히 설명되어 있으므로 주의해서 살펴 보아야 합니다. 따라서 전망 보고서에 너무 의존하지 않도록 주의하며 Western Digital은 법률에 규정된 경우를 제외하고는 후속 사건이나 상황을 반영하기 위해 전망 보고서를 업데이트할 의무가 없습니다.

공개
1. 출처: 시장 트렌드: RISC-V 기반의 맞춤형 IC로 비용 효율이 뛰어난 IoT 제품 차별화 실현, Amy Teng(Gartner, 2020년 6월 5일)
2. 출처: RISC-V 구현의 여정, Ted Marena(AllAboutCircuits.com, 2019년 9월 10일)
3. 출처: WD, 자체 RISC-V 코어 출시(Microprocessor report, 2019년 2월 4일)
4. 출처: 데이터 중심 애플리케이션이 RISC-V 프로세서의 혁신 기술을 활용하는 방법, Ted Marena(AllAboutCircuits.com, 2019년 3월 20일)
5. 출처: CHIP Alliance의 새로 향상된 SweRV 코어를 모두에게 무료로 공개(CHIP Alliance, 2020년 5월 14일)