RISC-V

次世代のコンピューティング要件に対応

RISC-Vイニシアチブでデータのパワーを解放

Linux®の成功で実証されているとおり、オープンソースモデルは現在、RISC-Vにハードウェアプラットフォームを構え、次世代のイノベーションを解放しています。RISC-Vの設定可能能力が桁はずれに優れていることも一因です。Western Digitalは、RISC-Vのオープンなコラボレーションとフレキシビリティを活用して、データ集約型アプリケーションに特化したプロセッサを製造することができます。

RISC-Vは新時代のプロセッサイノベーションを実現するオープンISAです。

レポート

「Market Trends: Custom ICs Based on RISC-V Will Enable Cost-Effective IoT Product Differentiation1」（市場トレンド：RISC-VをベースとしたカスタムICによって可能になる、コスト効率のよいIoT製品の差別化）

IoTにおけるRISC-Vの勢いとビジネス環境に関するのレポート：

詳細

技術概要

RISC-V and Open Source Hardware Address New Compute Requirements（RISC-Vとオープンソースハードウェアが新しいコンピューティング要件に対応）

Western Digitalが投資を続けているRISC-Vイニシアチブに関する概要をダウンロードできます。

ダウンロード

記事

「The Journey of RISC-V Implementation2」（RISC-V実装の過程）

RISC-Vの進捗と未来を歴史的に検証します

ドキュメントを表示

レポート：マイクロプロセッサに関するLinley Groupのレポート

「WD Rolls Its Own RISC-V Core3」（WD、独自のRISC-Vコアをロールアウト）

Western Digital、スーパースカラーSweRV CPUのソースを他社に公開。

ドキュメントを表示

業界向け記事

「How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation4」（RISC-Vプロセッサのイノベーションをデータ集約型アプリケーションに活用するには？）

RISC-Vは単なるプロセッサISAではありません。オープンな仕様であるため、OmniXtendのような新しいコンピューティングアーキテクチャが可能になります。

ドキュメントを表示

ソフトウェアインフラストラクチャ

Western Digitalのファームウェアインフラストラクチャ（抽象化レイヤーファームウェア）

ダウンロード

イベント

RISC-V Foundationは定期的にイベントやワークショップを開催しています。お近くのイベントにぜひご参加ください。

詳細

お勧めのビデオ

ビデオ

Strategic Innovation: RISC-V at Western Digital（戦略的イノベーション：Western DigitalのRISC-V）

詳細

ビデオ

RISC-V 2020 Summit：The March of RISC-V（RISC-V 2020 Summit：RISC-Vの前進）

Western Digital 2020 RISC-V Summitでの、次世代ストレージとコンピューティングに関する基調講演です。Siva SivaramがWestern Digital初のRISC-V SweRV Core SoCを搭載したSSDのプロトタイプについて説明します。SweRV Coreファミリーの最新情報を紹介するほか、異種プロセッサのための統一メモリ規格の共同開発について案内します。

詳細

ビデオ

RISC-V SweRV Core Family Overview（RISC-V SweRV Coreファミリーの概要）

詳細

ビデオ

RISC-V Summit 2019：SweRV Cores Roadmap（RISC-V Summit 2019：SweRV Coreロードマップ）

Western Digitalの新しいRISC-V SweRV Core EH2およびEL2の技術的詳細。

詳細

ビデオ

RISC-V Summit 2020：The Open Source Hardware Roadmap（RISC-V Summit 2020：オープンソースハードウェアのロードマップ） - CHIPS Alliance会長、Zvonimir Bandic

RISC-VのオープンISAは、新世代のプロセッシングアーキテクチャを実現しました。現在、CHIPS Allianceというオープンなハードウェアグループがあり、企業、非営利団体、個人、学術界が協力して、次世代処理の課題を解決するための共同開発を行っています。CHIPS Allianceがこれまでに達成したマイルストーンと、オープンソースハードウェアのロードマップおよび将来のビジョンについてご覧ください。

詳細

ビデオ

RISC-V Summit 2019：RISC-V and Chips Alliance Address new Compute Requirements（RISC-V Summit 2019：RISC-VおよびChips Allianceが新しいコンピューティング要件に対応）

2019 RISC-V SummitでのCHIPS Allianceの基調講演で、同組織と最新の開発への取り組みについて説明してます。

詳細

ビデオ

How to set up OmniXtend coherent memory fabric demo with RISC-V and Tofino（RISC-VとTofinoを使用してOmniXtendコヒーレントメモリーファブリックデモをセットアップする方法）

OmniXtendのデモの設定方法を詳しく解説したビデオです。このデモでは2基のFPGAボードとプログラム可能なイーサネットスイッチを使用しています。FPGAボードのプログラミングと、スイッチでの実行に必要なP4コードについて説明しています。

詳細

ビデオ

RISC-V Summit 2020：Omnixtend Boot Protocol and Coherent Scaleout（RISC-V Summit 2020：Omnixtendのブートプロトコルとコヒーレントスケールアウト） - Western Digital Corporation、Dejan Vucinic

OmniXtendは、マルチソケットのRISC-Vシステムを構築するためのデファクトスタンダードとなっています。Interconnects WorkgroupにおけるCHIPS Allianceの最近の取り組みにより、任意のサイズの大規模並列システムを構築するための初期化および設定プロトコルが定義されました。

詳細

ビデオ

RISC-V Summit 2019：An Open and Coherent Memory Centric Architecture Enabled by RISC-V（RISC-V Summit 2019：RISC-Vによって実現したオープンでコヒーレントなメモリ中心のアーキテクチャ）

キャッシュコヒーレントイーサネットベースのメモリファブリックであるOmniXtendの技術アップデート。

詳細

ビデオ

RISC-V Summit 2020：Where Is the 32-Bit Glibc Port?（RISC-V Summit 2020：RISC-V Summit 2020：32ビットglibcへの対応） - Western Digital、Alistair Francis

この講演では、Y2038 Unix Epochのオーバーフロー問題と、それを修正するための対応策について説明します。32ビットRISC-Vのglibcポートへの適用方法とその理由についても解説します。

詳細

ビデオ

RISC-V Summit 2019：Headline Sponsor Western Digital presents GCC Compiler Code Size Density（RISC-V Summit 2019：最大のスポンサーであるWestern DigitalがGCCコンパイラのコードサイズ密度を発表）

RISC-Vの最新のGCCコード密度の改善。

詳細

ビデオ

RISC-V Summit 2019：Headline Sponsor Western Digital presents RISC V Hypervisor Support（RISC-V Summit 2019：最大のポンサーであるWestern DigitalがRISC Vハイパーバイザーサポートを発表）

RISC-VのQEMUおよびハイパーバイザーサポートに関する技術アップデート。

詳細

将来の見通しに関する記述
このWebページには将来の見通しに関する記述が含まれている場合があります。これには、当社の製品およびテクノロジーポートフォリオ、当社製品の容量、機能および用途、当社製品の市場、当社の戦略および成長機会、および市場動向に関する記述が含まれますが、これに限定されるわけではありません。これらの将来の見通しに関する記述には、実際の結果が将来の見通しに関する記述で表現された、または暗示された結果と著しく異なる結果となりうるリスクと不確実性が含まれることがあります。これらのリスクと不確実性については、最新の定期報告書を含め、証券取引委員会に提出したWestern Digitalの文書にて詳細に説明していますので、そちらでご確認ください。読者はこれらの将来の見通しに関する記述に過度の信頼を置かないよう注意を求められるとともに、当社は法律で要求されている場合を除き、その後の結果や状況を反映させるために将来の記述を更新する義務を負いません。

開示
1. 原典：「Market Trends: Custom ICs Based on RISC-V Will Enable Cost-Effective IoT Product Differentiation」（市場トレンド：RISC-VをベースとしたカスタムICによって可能になる、コスト効率のよいIoT製品の差別化）、Amy Teng（Gartner、2020年6月5日）
2. 原典：「The Journey of RISC-V Implementation」（RISC-V実装の過程）、Ted Marena（AllAboutCircuits.com、2019年9月10日）
3. 原典：「WD Rolls Its Own RISC-V Core」（WD、独自のRISC-V Coreをロールアウト）（マイクロプロセッサに関するレポート、2019年2月4日）
4. 原典：「How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation」（RISC-Vプロセッサのイノベーションをデータ集約型アプリケーションに活用するには？）、Ted Marena（AllAboutCircuits.com、2019年3月20日）
5. 原典：「CHIP Alliance’s Newly Enhanced SweRV Cores Available to All for Free」（CHIP Alliance、新たに強化されたSweRV Coreを無償提供）（CHIP Alliance、2020年5月14日）