Risc-V

Soddisfare i requisiti di calcolo di prossima generazione

Ampliare le potenzialità dei dati tramite iniziative RISC-V

Il modello open source, comprovato dal successo di Linux®, adesso dispone di una piattaforma hardware su RISC-V, per rendere possibile la prossima generazione di innovazioni. Un altro motivo è rappresentato dall’ineguagliabile configurabilità offerta da RISC-V. Sfruttando la collaborazione aperta e la flessibilità di RISC-V, Western Digital può creare processori appositamente realizzati per le applicazioni incentrate sui dati.

RISC-V è uno standard ISA open source che apre le porte a una nuova era di innovazioni per processori.

Video in primo piano

Video

Summit 2020 RISC-V: L’avanzata di RISC-V

Intervento di Western Digital durante il summit 2020 RISC-V sulla prossima generazione di storage e computing. Siva Sivaram parla del primo sistema SoC SweRV Core RISC-V di Western Digital in una SSD prototipo. Aggiornamenti sulla gamma di prodotti SweRV Core e un invito a collaborare su uno standard di memoria unificato per l’elaborazione eterogenea.

Ulteriori informazioni

Video

Summit 2020 RISC-V: Il piano d’azione in tema di hardware open source - Zvonimir Bandic, presidente, CHIPS Alliance

Lo standard ISA open source RISC-V ha aperto la strada a una nuova generazione di architetture di elaborazione. Esiste un gruppo di hardware libero, CHIPS Alliance, dove aziende, organizzazioni non-profit, individui e università possono collaborare per vincere le sfide legate all’elaborazione nei sistemi di prossima generazione. Visualizza i successi già raggiunti da CHIPS Alliance e scopri di più sul piano d’azione e la visione futura relativi agli hardware open source.

Ulteriori informazioni

Video

Summit 2019 RISC-V: La tecnologia RISC-V e Chips Alliance soddisfano i nuovi requisiti di calcolo

Intervento di CHIPS Alliance al summit 2019 RISC-V sull’organizzazione e le più recenti attività di sviluppo.

Ulteriori informazioni

Video

Come configurare la demo dell’infrastruttura di memoria coerente OmniXtend con RISC-V e Tofino

Un video dettagliato spiega come configurare una demo di OmniXtend. Questa demo utilizza due schede FPGA e uno switch Ethernet programmabile. Illustra la programmazione delle schede FPGA e il codice P4 necessario per l’esecuzione su switch.

Ulteriori informazioni

Video

Summit 2020 RISC-V: Protocollo di avvio Omnixtend e scalabilità coerente - Dejan Vucinic, Western Digital Corporation

OmniXtend è diventato lo standard de facto per la realizzazione di sistemi RISC-V multipresa. Gli sforzi recentemente compiuti dall’Interconnects Workgroup della CHIPS Alliance hanno portato alla definizione di un protocollo di inizializzazione e configurazione per la creazione di sistemi a parallelismo massivo di dimensioni arbitrarie.

Ulteriori informazioni

Video

Summit 2019 RISC-V: Un’architettura open source e basata sulla memoria grazie a RISC-V

Aggiornamento tecnico su OmniXtend, un’infrastruttura di memoria basata su Ethernet con coerenza della cache.

Ulteriori informazioni

Video

Summit 2020 RISC-V: Dov’è la porta Glibc da 32 bit? - Alistair Francis, Western Digital

Questo intervento tratta il problema legato all’overflow di Unix Epoch Y2038 e le azioni intraprese per risolverlo. Descrive come e perché tale circostanza interessi la porta glibc RISC-V da 32 bit.

Ulteriori informazioni

Dichiarazioni previsionali
La presente pagina web può contenere dichiarazioni previsionali, comprese, a titolo esemplificativo, dichiarazioni riguardanti il nostro portfolio di prodotti e tecnologie, le capacità, funzionalità, applicazioni e i mercati dei nostri prodotti, le strategie e opportunità di crescita, nonché le tendenze del mercato. Tali dichiarazioni previsionali sono soggette a rischi e incertezze che potrebbero far sì che i risultati effettivi si discostino significativamente da quelli previsti, espressamente o implicitamente, dalle stesse dichiarazioni. I rischi e le incertezze vengono trattati in maniera più approfondita all’interno dei documenti Western Digital Corporation depositati presso la Securities and Exchange Commission, che comprendono anche l’ultima relazione periodica recentemente archiviata, sulla quale si richiama l’attenzione dei lettori. I lettori sono invitati a non fare eccessivo affidamento su tali dichiarazioni a carattere previsionale. Non ci assumiamo alcun obbligo di aggiornare tali dichiarazioni affinché rispecchino eventi o circostanze avvenuti in seguito, salvo nei casi previsti dalla legge.

Informazioni
1. Fonte: Tendenze di mercato: Custom ICs Based on RISC-V Will Enable Cost-Effective IoT Product Differentiation by Amy Teng (Gartner, 6/5/2020)
2. Fonte: The Journey of RISC-V Implementation by Ted Marena (AllAboutCircuits.com, 9/10/2019)
3. Fonte: WD Rolls its own RISC-V Core (Microprocessor report, 2/4/2019).
4. Fonte: How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation by Ted Marena (AllAboutCircuits.com, 3/20/2019).
5. Fonte: CHIP Alliance’s Newly Enhanced SweRV Cores Available to All for Free (CHIP Alliance, 5/14/2020)