RISC-V

Memenuhi Kebutuhan Komputasi Generasi Berikutnya

Mengoptimalkan kekuatan data melalui prakarsa RISC-V

Model sumber terbuka, yang terbukti dengan kesuksesan Linux®, sekarang memiliki platform perangkat keras dalam RISC-V untuk memungkinkan inovasi generasi berikutnya. Alasan lainnya adalah bahwa potensi konfigurasi yang diberikan RISC-V tak tertandingi. Dengan memanfaatkan kolaborasi sumber terbuka dan fleksibilitas RISC-V, Western Digital dapat menciptakan prosesor yang diciptakan khusus untuk aplikasi berorientasi data.

RISC-V merupakan ISA terbuka yang mewujudkan era baru inovasi prosesor.

Video Unggulan

Video

RISC-V 2020 Summit: Pergerakan RISC-V

Western Digital 2020 RISC-V Summit Keynote yang membahas penyimpanan dan komputasi generasi berikutnya. Siva Sivaram membahas RISC-V SweRV Core SoC yang pertama dari Western Digital dalam SSD purwarupa. Info terbaru untuk lini SweRV Core dan undangan untuk berkolaborasi dalam standar memori terpadu untuk pemrosesan beraneka ragam.

Pelajari Selengkapnya

Video

RISC-V Summit 2020: Rencana Perangkat Keras Sumber Terbuka - Zvonimir Bandic, Ketua, CHIPS Alliance

ISA sumber terbuka RISC-V telah memungkinkan terwujudnya arsitektur pemrosesan generasi baru. Sekarang ada grup perangkat keras sumber terbuka, CHIPS Alliance tempat organisasi, nirlaba, individu, dan akademisi dapat berkolaborasi untuk menyelesaikan tantangan pemrosesan generasi berikutnya. Lihat pencapaian yang berhasil dicapai oleh CHIPS Alliance dan pelajari rencana kami dan visi masa depan untuk perangkat keras sumber terbuka.

Pelajari Selengkapnya

Video

RISC-V Summit 2019: RISC-V dan Chips Alliance Memenuhi Komputasi Komputasi baru

Catatan utama CHIPS Alliance pada 2019 RISC-V Summit yang menjelaskan upaya organisasi dan perkembangan terbaru.

Pelajari Selengkapnya

Video

Cara mempersiapkan demo fabrik memori koheren OmniXtend dengan RISC-V dan Tofino

Video terperinci yang menjelaskan cara mempersiapkan demo OmniXtend. Demo ini menggunakan dua papan FPGA dan switch Ethernet yang dapat diprogram. Ini menjelaskan pemrograman FPGA dan kode P4 yang diperlukan agar berjalan pada switch.

Pelajari Selengkapnya

Video

RISC-V Summit 2020: Protokol Booting Omnixtend dan Scaleout Koheren - Dejan Vucinic, Western Digital Corporation

OmniXtend telah menjadi standar de facto untuk membangun sistem RISC-V multi-socket. Upaya terbaru di dalam Interconnects Workgroup dalam CHIPS Alliance menghasilkan penentuan protokol inisialisasi dan konfigurasi yang memungkinkan konstruksi sistem paralel ukuran arbiter secara masif.

Pelajari Selengkapnya

Video

RISC-V Summit 2019: Arsitektur Berorientasi Memori Koheren dan Terbuka yang Didukung dengan RISC-V

Info teknis terbaru tentang OmniXtend, fabrik memori berbasis Ethernet koheren cache.

Pelajari Selengkapnya

Video

RISC-V Summit 2020: Di mana Port Glibc 32-Bit? - Alistair Francis, Western Digital

Perbincangan ini akan membahas masalah overflow Y2038 Unix Epoch dan apa yang dilakukan untuk memperbaikinya. Ini akan menjelaskan bagaimana dan mengapa ini berlaku untuk port glibc RISC-V 32-bit.

Pelajari Selengkapnya

Pernyataan Berwawasan Ke Depan
Situs web ini mungkin berisi pernyataan berwawasan ke depan, termasuk, tetapi tidak terbatas pada, pernyataan mengenai porfolio produk dan teknologi kami, kapasitas, kemampuan dan aplikasi, dan pasar untuk, produk kami, strategi dan peluang pertumbuhan kami, dan tren pasar. Pernyataan berwawasan ke depan dipengaruhi risiko dan ketidakpastian yang dapat menyebabkan hasil yang sesungguhnya benar-benar berbeda dari hasil yang diharapkan atau disiratkan oleh pernyataan berwawasan ke depan. Risiko dan ketidakpastian dibahas secara lebih lanjut dalam arsip Western Digital Corporation yang diberikan kepada Komisi Bursa dan Sekuritas, termasuk laporan berkala kami yang terbaru, dan Anda akan diarahkan ke sana. Pembaca diingatkan agar tidak terlalu mengandalkan pernyataan berwawasan ke depan ini dan kami tidak punya tanggung jawab untuk memperbarui pernyataan berwawasan ke depan ini untuk mencerminkan peristiwa atau keadaan selanjutnya, kecuali diwajibkan oleh undang-undang.

Pengungkapan
1. Sumber: Tren Pasar: Custom ICs Based on RISC-V Will Enable Cost-Effective IoT Product Differentiation oleh Amy Teng (Gartner, 5/6/2020)
2. Sumber: The Journey of RISC-V Implementation oleh Ted Marena (AllAboutCircuits.com, 10/9/2019)
3. Sumber: WD Rolls its own RISC-V Core (Laporan mikroprosesor, 4/2/2019).
4. Sumber: How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation oleh Ted Marena (AllAboutCircuits.com, 20/3/2019).
5. Sumber: CHIP Alliance’s Newly Enhanced SweRV Cores Available to All for Free (CHIP Alliance, 14/5/2020)