RISC-V

Répondre aux besoins de calcul de nouvelle génération

Libérer la puissance des données grâce aux initiatives RISC-V

Le modèle libre, prouvé par le succès de LinuxMD, dispose maintenant d’une plateforme matérielle en RISC-V pour permettre la prochaine génération d’innovation. Une autre raison est que la configurabilité offerte par RISC-V est inégalée. En tirant parti de la collaboration ouverte et de la flexibilité de RISC-V, Western Digital peut créer des processeurs spécialement conçus pour les applications centrées sur les données.

Le RISC-V est un ISA ouvert qui ouvre une nouvelle ère d’innovation dans le domaine des processeurs.

Vidéos en vedette

Vidéo

Sommet RISC-V 2020 : The March of RISC-V

Discours principal du Sommet RISC-V 2020 de Western Digital sur la prochaine génération de stockage et de calcul. Siva Sivaram présente le premier SoC RISC-V SweRV Core de Western Digital dans un prototype de disque SSD. Mises à jour de la famille de processeurs SweRV et invitation à collaborer à une norme de mémoire unifiée pour le traitement hétérogène.

En savoir plus

Vidéo

Sommet RISC-V 2020 : The Open Source Hardware Roadmap – Zvonimir Bandic, président, CHIPS Alliance

L’ISA ouvert RISC-V a permis une nouvelle génération d’architectures de traitement. Il existe désormais un groupe de matériel ouvert, CHIPS Alliance, où les organisations, les organismes à but non lucratif, les particuliers et les universités peuvent collaborer pour résoudre la prochaine génération de problèmes de traitement. Découvrez les étapes clés que CHIPS Alliance a déjà franchies et apprenez-en davantage sur notre feuille de route et notre vision future du matériel libre.

En savoir plus

Vidéo

Sommet RISC-V 2019 : RISC-V and Chips Alliance Address new Compute Requirements

Discours de la CHIPS Alliance au Sommet RISC-V 2019 expliquant l’organisation et les derniers efforts de développement.

En savoir plus

Vidéo

Comment mettre en place la démonstration de la matrice de mémoire cohérente OmniXtend avec RISC-V et Tofino

Une vidéo détaillée expliquant comment mettre en place une démonstration d’OmniXtend. Cette démo utilise deux cartes FPGA et un commutateur Ethernet programmable. Il explique la programmation des cartes FPGA et le code P4 nécessaire pour fonctionner sur le commutateur.

En savoir plus

Vidéo

Sommet RISC-V 2020 : Omnixtend Boot Protocol and Coherent Scaleout - Dejan Vucinic, Western Digital Corporation

OmniXtend est devenu le standard de facto pour la construction de systèmes RISC-V à sockets multiples. Des efforts récents au sein du groupe de travail sur les interconnexions de CHIPS Alliance ont abouti à la définition d’un protocole d’initialisation et de configuration qui permet la construction de systèmes massivement parallèles de taille arbitraire.

En savoir plus

Vidéo

Sommet RISC-V 2019 : An Open and Coherent Memory Centric Architecture Enabled by RISC-V

Mise à jour technique sur OmniXtend, une matrice de mémoire cohérente basée sur Ethernet.

En savoir plus

Vidéo

Sommet RISC-V 2020 : Where Is the 32-Bit Glibc Port? - Alistair Francis, Western Digital

Cette présentation portera sur le problème de débordement d’Epoch Unix Y2038 et sur les mesures prises pour le résoudre. Elle décrira comment et pourquoi cela s’applique au portage 32 bits du glibc RISC-V.

En savoir plus

Déclarations prospectives
Cette page Web peut contenir des déclarations prospectives, y compris, mais sans s’y limiter, des déclarations concernant notre portefeuille de produits et de technologies, les capacités, les aptitudes et les applications de nos produits, ainsi que le marché pour ces derniers, nos stratégies et les opportunités de croissance, et les tendances du marché. Ces déclarations prospectives sont soumises à des risques et à des incertitudes qui pourraient faire en sorte que les résultats réels diffèrent sensiblement de ceux exprimés ou sous-entendus dans les déclarations prospectives. Les risques et incertitudes sont discutés plus en détail dans les documents déposés par Western Digital Corporation auprès de la Securities and Exchange Commission, y compris notre rapport périodique le plus récent, sur lequel nous portons votre attention. Les lecteurs sont invités à ne pas accorder une confiance excessive à ces déclarations prospectives et nous ne nous engageons pas à les mettre à jour pour refléter des événements ou des circonstances ultérieurs, sauf si la loi l’exige.

Divulgations
1. Source : Tendances du marché : Les circuits intégrés personnalisés basés sur RISC-V permettront de différencier les produits IdO de manière rentable, par Amy Teng (Gartner, 5/6/2020).
2. Source : The Journey of RISC-V Implementation by Ted Marena (AllAboutCircuits.com, 10/9/2019)
3. Source : WD Rolls its own RISC-V Core (Microprocessor Report, 4/2/2019).
4. Source : How Data-Centric Applications Can Capitalize on RISC-V Processor Innovation by Ted Marena (AllAboutCircuits.com, 20/3/2019).
5. Source : CHIP Alliance’s Newly Enhanced SweRV Cores Available to All for Free (CHIP Alliance, 14/5/2020)