RISC-V

Análisis de los requisitos informáticos de última generación

Iniciativas de RISC-V para aprovechar el poder de los datos

El modelo de código abierto, avalado por el éxito de Linux®, ahora cuenta con una plataforma de hardware en RISC-V para permitir la próxima generación de innovación. Otra razón es que la capacidad de configuración que proporciona RISC-V no tiene paralelo. Al aprovechar la flexibilidad y la colaboración abierta de RISC-V, Western Digital puede crear procesadores especialmente diseñados para aplicaciones centradas en datos.

RISC-V es una arquitectura de conjunto de instrucciones abierta que permite una nueva era de innovación en procesadores.

Videos destacados

Video

Cumbre 2020 de RISC-V: El avance de RISC-V

Presentación de Western Digital en la Cumbre 2020 de RISC-V en la que se analiza el almacenamiento y la computación de última generación. Siva Sivaram analiza el primer SoC RISC-V SweRV Core de Western Digital en una unidad SSD prototipo. Actualizaciones a la familia SweRV Core y una invitación para colaborar en un estándar de memoria unificado para un procesamiento heterogéneo.

Más información

Video

Cumbre 2020 de RISC-V: El plan de desarrollo del hardware de código abierto - Zvonimir Bandic, presidente de CHIPS Alliance

La ISA abierta de RISC-V permitió una generación nueva de arquitecturas de procesamiento. Ahora existe un grupo de hardware abierto, CHIPS Alliance, en el que las organizaciones, las organizaciones sin fines de lucro, las personas y el mundo académico pueden colaborar para resolver la próxima generación de desafíos de procesamiento. Vea los logros de CHIPS Alliance y conozca nuestro plan de desarrollo y nuestra visión futura para el hardware de código abierto.

Más información

Video

Cumbre 2019 de RISC-V: RISC-V y Chips Alliance abordan los requisitos informáticos nuevos

Presentación de CHIPS Alliance en la Cumbre 2019 de RISC-V en la que se explican la organización y los últimos esfuerzos de desarrollo.

Más información

Video

Cómo configurar la demostración de la estructura de memoria consistente OmniXtend con RISC-V y Tofino

Un video detallado que explica cómo configurar una demostración de OmniXtend. Esta demostración utiliza dos placas FPGA y un interruptor Ethernet programable. Además, explica la programación de las placas FPGA y el código P4 que se necesita para utilizar el interruptor.

Más información

Video

Cumbre 2020 de RISC-V: Protocolo de arranque OmniXtend y escalabilidad coherente - Dejan Vucinic, Western Digital Corporation

OmniXtend es la estándar de facto para construir sistemas RISC-V de varios sockets. Los estudios recientes dentro del grupo de trabajo de interconexiones en CHIPS Alliance dieron como resultado el establecimiento de un protocolo de iniciación y configuración que permite crear sistemas paralelos masivos de tamaño arbitrario.

Más información

Video

Cumbre 2019 de RISC-V: RISC-V permite una arquitectura abierta y coherente centrada en la memoria

Actualización técnica de OmniXtend, una estructura de memoria caché consistente basada en Ethernet.

Más información

Video

Cumbre 2020 de RISC-V: ¿Dónde está el puerto glibc de 32 bits? - Alistair Francis, Western Digital

En esta presentación, se abordará el problema del desbordamiento del año 2038 de Unix y las medidas que se están tomando para solucionarlo. Se describirá la forma y el motivo el que este problema afecta al puerto glibc de 32-bits de RISC-V.

Más información

Video

Cumbre 2019 de RISC-V: Western Digital, el patrocinador principal, presenta la densidad del tamaño del código del compilador GCC

Las últimas mejoras en la densidad del código GCC para RISC-V.

Más información

Afirmaciones de carácter prospectivo
Esta página web puede contener afirmaciones de carácter prospectivo que incluyen, entre otras, declaraciones relacionadas con nuestro portafolio de productos y tecnología, con las capacidades, las funciones y las aplicaciones de nuestros productos y del mercado para nuestros productos, con nuestras estrategias y oportunidades de crecimiento, y con las tendencias del mercado. Estas afirmaciones están sujetas a riesgos e incertidumbres que pueden causar que los resultados reales difieran de manera sustancial de los expresados o implícitos en las afirmaciones de carácter prospectivo. Los riesgos y las incertidumbres se analizan con mayor detalle en las presentaciones de Western Digital Corporation ante la Comisión de Bolsa y Valores, incluido nuestro informe periódico más reciente, el cual recomendamos consultar. Se advierte a los lectores que no deben confiar indebidamente en estas afirmaciones prospectivas. Western Digital no asume ninguna obligación de actualizarlas para que reflejen eventos o circunstancias posteriores, a menos que lo exija la ley.

Divulgaciones
1. Fuente: Tendencias de mercado: Los circuitos integrados personalizados y basados ​​en RISC-V permitirán una diferenciación de los productos IoT rentable por Amy Teng (Gartner, 5/6/2020)
2. Fuente: El viaje de la implementación de RISC-V por Ted Marena (AllAboutCircuits.com, 10/9/2019)
3. Fuente: WD lanza su propio núcleo RISC-V (Informe sobre el microprocesador, 2/4/2019).
4. Fuente: Aplicaciones centradas en datos que pueden capitalizar la innovación del procesador RISC-V por Ted Marena (AllAboutCircuits.com, 20/3/2019).
5. Fuente: Los nuevos núcleos SweRV mejorados de CHIP Alliance están disponibles para todos de forma gratuita (CHIP Alliance, 14/5/2020)