RISC-V

Una solución para los requisitos informáticos de última generación

Despliegue del poder de los datos a través de iniciativas RISC-V

El modelo de código abierto, demostrado por el éxito de Linux®, ahora tiene una plataforma de hardware en RISC-V que permite la innovación de última generación. Otra razón es que la configurabilidad de RISC-V es inigualable. Al aprovechar la colaboración abierta y la flexibilidad de RISC-V, Western Digital puede crear procesadores diseñados expresamente para aplicaciones centradas en datos.

RISC-V es una arquitectura de conjunto de instrucciones (ISA) abierta que permite una nueva era de innovaciones en procesadores.

Vídeos destacados

Vídeo

RISC-V Summit 2020: el avance de RISC-V

Conferencia principal de Western Digital en la RISC-V Summit 2020 sobre el almacenamiento y la informática de última generación. Siva Sivaram analiza el primer núcleo RISC-V SweRV SoC de Western Digital en un prototipo SSD. Actualizaciones de la familia SweRV Core y una invitación para colaborar en un estándar de memoria unificada para un procesamiento heterogéneo.

Más información

Vídeo

RISC-V Summit 2020: la hoja de ruta del hardware de código abierto: Zvonimir Bandic, presidente, CHIPS Alliance

La ISA abierta de RISC-V ha permitido una nueva generación de arquitecturas de procesamiento. Ahora existe un grupo de hardware abierto, CHIPS Alliance, donde las empresas, las organizaciones benéficas, los expertos y el ámbito académico pueden colaborar para resolver los desafíos de procesamiento de última generación. Descubre los hitos que CHIPS Alliance ya ha conseguido y conoce nuestra hoja de ruta y nuestra visión de futuro para el hardware de código abierto.

Más información

Vídeo

RISC-V Summit 2019: RISC-V y CHIPS Alliance abordan los nuevos requisitos informáticos

Discurso principal de CHIPS Alliance en RISC-V Summit 2019 que explica la organización y los últimos esfuerzos de desarrollo.

Más información

Vídeo

Cómo configurar la demostración de estructura de memoria coherente de OmniXtend con RISC-V y Tofino

Vídeo detallado que explica cómo configurar la demostración de OmniXtend. Esta demostración utiliza dos placas FPGA y un conmutador de Ethernet programable. Explica la programación de las placas FPGA y el código P4 necesarios para ejecutarse en el conmutador.

Más información

Vídeo

RISC-V Summit 2020: protocolo de arranque Omnixtend y escalado coherente: Dejan Vucinic, Western Digital Corporation

OmniXtend se ha convertido en el estándar de facto para la construcción de sistemas RISC-V de varios sockets. Los esfuerzos recientes dentro del grupo de trabajo de interconexiones en CHIPS Alliance dieron como resultado la definición de un protocolo de inicialización y configuración que permite la construcción de sistemas paralelos masivos de tamaño arbitrario.

Más información

Vídeo

RISC-V Summit 2019: una arquitectura centrada en la memoria abierta y coherente habilitada por RISC V

Actualización técnica sobre OmniXtend, una estructura de memoria con caché coherente basada en Ethernet.

Más información

Vídeo

RISC-V Summit 2020: ¿dónde está el puerto Glibc de 32 bits? - Alistair Francis, Western Digital

Esta charla tratará el problema de desbordamiento de Y2038 Unix Epoch y lo que se está haciendo para solucionarlo. Describirá cómo y por qué esto se aplica al puerto glibc RISC-V de 32 bit.

Más información

Vídeo

RISC-V Summit 2019: el patrocinador principal, Western Digital, presenta la densidad del tamaño del código del compilador GCC

Últimas mejoras de densidad de código GCC para RISC-V.

Más información

Previsiones de futuro
Este sitio web puede contener previsiones de futuro, incluyendo, entre otras, las relativas a nuestra cartera de productos y tecnologías, las capacidades, el potencial, aplicaciones y mercado de nuestros productos, nuestras estrategias y oportunidades de crecimiento, y tendencias del mercado. Estas previsiones están sujetas a una serie de riesgos e incertidumbres que podrían provocar que los resultados reales fueran significativamente diferentes a aquellos expresados o supuestos en las previsiones de futuro. Estos riegos e incertidumbres se abordan con más detalle en los documentos presentados por Western Digital Corporation ante la Comisión de Bolsa y Valores, incluido el último informe periódico que hemos registrado, que recomendamos consultar. Se advierte a los lectores que no deben poner toda su confianza o credibilidad en estas previsiones y que no asumimos la obligación de actualizarlas para reflejar acontecimientos o circunstancias posteriores, a excepción de lo exigido por ley.

Aviso legal
1. Fuente: Tendencias del mercado: Los circuitos integrados personalizados basados en RISC-V permitirán una diferenciación asequible de los productos de IoT por Amy Teng (Gartner, 5/6/2020)
2. Fuente: El viaje de la implementación de RISC-V por Ted Marena (AllAboutCircuits.com, 10/9/2019)
3. Fuente: WD lanza su propio núcleo RISC-V (informe de Microprocessor, 4/2/2019).
4. Fuente: Cómo las aplicaciones centradas en los datos pueden capitalizar la innovación de los procesadores RISC-V por Ted Marena (AllAboutCircuits.com, 20/3/2019).
5. Fuente: Los nuevos núcleos SweRV mejorados de CHIP Alliance están disponibles para todos de forma gratuita (CHIP Alliance, 14/5/2020)