RISC-V

Αντιμετωπίζοντας τις υπολογιστικές απαιτήσεις της επόμενης γενιάς

Απελευθερώνοντας την ισχύ των δεδομένων μέσω των πρωτοβουλιών της RISC-V

Το μοντέλο ανοικτού κώδικα, δοκιμασμένο με την επιτυχία του λειτουργικού συστήματος Linux®, τώρα διαθέτει μια πλατφόρμα υλισμικού σχεδιασμένη με την αρχιτεκτονική RISC-V για την υλοποίηση της επόμενης γενιάς καινοτομιών. Ένας επιπλέον λόγος είναι ότι η δυνατότητα παραμετροποίησης που παρέχει τη RISC-V είναι απαράμιλλη. Αξιοποιώντας την ανοικτή συνεργασία και την ευελιξία της RISC-V, η Western Digital μπορεί να δημιουργήσει επεξεργαστές που είναι ειδικά σχεδιασμένοι για εφαρμογές με επίκεντρο τα δεδομένα.

Η RISC-V είναι μια ανοικτή αρχιτεκτονική βιομηχανικού προτύπου (ISA) που παρέχει τη δυνατότητα μιας νέας εποχής καινοτομιών στους επεξεργαστές.

Προβαλλόμενα βίντεο

Βίντεο

Διάσκεψη Κορυφής RISC-V 2020: Η προέλαση της RISC-V

Εισαγωγική ομιλία της διάσκεψης της Western Digital για τη RISC-V του 2020 για την επόμενη γενιά αποθήκευσης και υπολογιστικής. Η Siva Sivaram αναλύει τον πρώτο πυρήνα επεξεργαστή RISC-V SweRV με σύστημα σε ψηφίδα (SoC) σε ένα πρότυπο μονάδας SSD. Ενημερώσεις της οικογένειας πυρήνων επεξεργαστών SweRV Core και μια πρόσκληση για συνεργασία σε ένα ενοποιημένο πρότυπο μνήμης για ετερογενή επεξεργασία.

Μάθετε περισσότερα

Βίντεο

Επισκόπηση της οικογένειας πυρήνων επεξεργαστών RISC-V SweRV Core

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2019: Χάρτης εξέλιξης των πυρήνων επεξεργαστών SweRV Core

Τεχνικές λεπτομέρειες για τους νέους πυρήνες επεξεργαστών της Western Digital, RISC-V SweRV Core EH2 και EL2.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2020: Ο χάρτης εξέλιξης του υλισμικού ανοικτού κώδικα - του Zvonimir Bandic, Προέδρου της CHIPS Alliance

Η ανοικτή αρχιτεκτονική βιομηχανικού προτύπου (ISA) RISC-V έχει παράσχει τη δυνατότητα για μια νέα γενιά αρχιτεκτονικών επεξεργαστή. Τώρα πλέον, υφίσταται μια ομάδα ανοικτού υλισμικού, η CHIPS Alliance, όπου οργανισμοί, μη κερδοσκοπικές εταιρείες, άτομα και πανεπιστημιακές κοινότητες μπορούν να συνεργάζονται για την επίλυση των επεξεργαστικών προκλήσεων της επόμενης γενιάς. Δείτε τα ορόσημα που έχει ήδη επιτύχει η CHIPS Alliance και μάθετε περισσότερα σχετικά με τον χάρτη εξέλιξής μας και το όραμα του μέλλοντος για το υλισμικό ανοικτού κώδικα.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2019: Η RISC-V και η Chips Alliance αντιμετωπίζουν τις νέες υπολογιστικές απαιτήσεις

Εισαγωγική ομιλία της CHIPS Alliance στη διάσκεψη κορυφής RISC-V του 2019 με θέμα την οργάνωση και τις πιο πρόσφατες προσπάθειες ανάπτυξης.

Μάθετε περισσότερα

Βίντεο

Πώς να δημιουργήσετε έναν δοκιμαστικό συνεκτικό ιστό μνήμης OmniXtend με τις αρχιτεκτονικές RISC-V και Tofino

Ένα λεπτομερές βίντεο που εξηγεί πώς να δημιουργήσετε μια δοκιμαστική OmniXtend. Αυτό το δοκιμαστικό χρησιμοποιεί δύο πλακέτες συστοιχίας επιτόπια προγραμματιζόμενων πυλών (FPGA) και έναν προγραμματιζόμενο μεταγωγέα Ethernet. Εξηγεί τον προγραμματισμό των πλακετών FPGA και τον κώδικα P4 που απαιτείται να εφαρμοστεί στον μεταγωγέα.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2020: Πρωτόκολλο εκκίνησης Omnixtend και συνεκτική οριζόντια κλιμάκωση - από τον Dejan Vucinic της Western Digital Corporation

Το OmniXtend έχει καταστεί το πραγματικό πρότυπο κατασκευής συστημάτων RISC-V πολλαπλής υποδοχής. Οι πρόσφατες προσπάθειες εντός της Interconnects Workgroup της CHIPS Alliance είχαν ως αποτέλεσμα τον καθορισμό ενός πρωτοκόλλου ενεργοποίησης και παραμετροποίησης που παρέχει τη δυνατότητα κατασκευής εξαιρετικά μεγάλων παράλληλων συστημάτων τυχαίου μεγέθους.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2019: Μια ανοικτή και συνεκτική αρχιτεκτονική με επίκεντρο τη μνήμη ως δυνατότητα της RISC-V

Τεχνική ενημέρωση του OmniXtend, ένας ιστός μνήμης με συνεκτική προσωρινή αποθήκευση βασισμένος στην τεχνολογία Ethernet.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2020: Πού βρίσκεται η θύρα Glibc των 32-bit; - από τον Alistair Francis της Western Digital

Η παρούσα ομιλία θα καλύψει το πρόβλημα υπερβολικής ροής του λειτουργικού συστήματος Y2038 Unix Epoch και των προσπαθειών αποκατάστασής της. Θα περιγράψει πώς και γιατί αυτό σχετίζεται με τη θύρα glibc της RISC-V των 32-bit.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2019: H επώνυμη χορηγός Western Digital παρουσιάζει την πυκνότητα μεγέθους του κώδικα μεταγλωττιστή GCC

Οι πιο πρόσφατες βελτιώσεις πυκνότητας του κώδικα GCC για την RISC-V.

Μάθετε περισσότερα

Βίντεο

Διάσκεψη Κορυφής RISC-V 2019: Η επώνυμη χορηγός Western Digital παρουσιάζει την υποστήριξη του RISC V Hypervisor

Τεχνική ενημέρωση για το QEMU και την υποστήριξη επόπτη για την RISC-V.

Μάθετε περισσότερα

Δηλώσεις για μελλοντικές εκτιμήσεις
Η παρούσα ιστοσελίδα μπορεί να περιέχει δηλώσεις για μελλοντικές εκτιμήσεις, συμπεριλαμβανομένων, χωρίς περιορισμό, δηλώσεων που αφορούν το χαρτοφυλάκιο των προϊόντων και της τεχνολογίας μας, των χωρητικοτήτων, των δυνατοτήτων και των εφαρμογών και της προώθησης των προϊόντων μας, των στρατηγικών και των ευκαιριών ανάπτυξής μας και των αγοραστικών τάσεων. Οι παρούσες δηλώσεις για μελλοντικές εκτιμήσεις υπόκεινται στους κινδύνους και στις αμφισημίες που ενδέχεται να έχουν ως αποτέλεσμα τα πραγματικά αποτελέσματα να διαφέρουν ουσιωδώς από αυτά που εκφράζονται ή που υπονοούνται από τις δηλώσεις για μελλοντικές εκτιμήσεις. Οι κίνδυνοι και οι αμφισημίες αναλύονται πληρέστερα στις δηλώσεις της Western Digital Corporation στην Επιτροπή Κεφαλαιαγοράς, συμπεριλαμβανομένης της πιο πρόσφατα υποβληθείσας περιοδικής έκθεσης, στην οποία εφιστούμε την προσοχή σας. Οι αναγνώστες συνιστάται να μην επαφίενται στις παρούσες δηλώσεις για μελλοντικές εκτιμήσεις και αποποιούμαστε κάθε ευθύνη ενημέρωσης των παρουσών δηλώσεων για μελλοντικές εκτιμήσεις με σκοπό την ταυτοποίηση συνακόλουθων συμβάντων ή συνθηκών, εκτός εάν απαιτείται από τον νόμο.

Γνωστοποιήσεις
1. Πηγή: Τάσεις αγοράς: Τα προσαρμοσμένα ολοκληρωμένα κυκλώματα (IC) με βάση τη RISC-V θα παρέχουν τη δυνατότητα οικονομικής διαφοροποίησης των προϊόντων του διαδικτύου των πραγμάτων για την εξοικονόμηση κόστους, από την Amy Teng (Gartner, 5/6/2020)
2. Πηγή: Το ταξίδι της υλοποίησης της RISC-V, από τον Ted Marena (AllAboutCircuits.com, 10/9/2019)
3. Πηγή: Η WD αναπτύσσει τον δικό της πυρήνα επεξεργαστή RISC-V Core (Microprocessor report, 4/2/2019).
4. Πηγή: Πώς οι εφαρμογές με επίκεντρο τα δεδομένα μπορούν να εκμεταλλευτούν οικονομικά την καινοτομία του επεξεργαστή RISC-V, από τον Ted Marena (AllAboutCircuits.com, 20/3/2019).
5. Πηγή: Οι πρόσφατα βελτιωμένοι πυρήνες επεξεργαστή SweRV Core της CHIP Alliance διαθέσιμοι σε όλους δωρεάν (CHIP Alliance, 14/5/2020)