RISC-V

Řešení požadavků na výpočetní techniku nové generace

Uvolnění síly dat prostřednictvím iniciativ RISC-V

Opensourcový model, jehož životnost prokázal úspěch operačního systému Linux®, má nyní hardwarovou platformu v architektuře RISC-V a umožňuje přicházet s inovacemi nové generace. Konfigurovatelnost, jakou RISC-V poskytuje, navíc nemá obdoby. Díky využití otevřené spolupráce a flexibility technologie RISC-V může společnost Western Digital vytvářet procesory, které jsou navržené přímo pro aplikace zaměřené na data.

RISC-V je otevřenou instrukční sadou, která umožňuje novou éru inovací procesorů.

Doporučená videa

Video

Summit RISC-V 2020: Postup architektury RISC-V

Hlavní příspěvek společnosti Western Digital na summitu RISC-V 2020 o úložištích a výpočetní technice příští generace. Siva Sivaram probírá první RISC-V SweRV Core SoC společnosti Western Digital v prototypu SSD disku. Novinky o řadě SweRV Core a pozvání ke spolupráci na sjednoceném paměťovém standardu pro heterogenní zpracovávání.

Další informace

Video

Summit RISC-V 2020: Plán rozvoje opensourcového hardwaru – Zvonimir Bandic, předseda CHIPS Alliance

Otevřená instrukční sada RISC-V umožnila novou generaci procesorových architektur. Nyní existuje otevřená hardwarová skupina CHIPS Alliance, ve které mohou ziskové i neziskové organizace, jednotlivci i akademické instituce spolupracovat na řešení náročných úkolů pro novou generaci procesorů. Podívejte se na milníky, kterých již CHIPS Alliance dosáhla, a seznamte se s naším plánem rozvoje opensourcového hardwaru a vizí do budoucna.

Další informace

Video

Summit RISC-V 2019: RISC-V a Chips Alliance řeší nové požadavky na výpočetní techniku

Hlavní příspěvek CHIPS Alliance na summitu RISC-V 2019, který vysvětluje organizaci a nejnovější vývojové úsilí.

Další informace

Video

Jak nastavit ukázku koherentní paměťové struktury fabric OmniXtend pomocí procesorů RISC-V a Tofino

Podrobné video vysvětlující, jak nastavit ukázku protokolu OmniXtend. Tato ukázka využívá dvě desky s poli FPGA a programovatelný ethernetový switch. Vysvětluje programování desek s poli FPGA a potřebný kód P4 pro běh na switchi.

Další informace

Video

Summit RISC-V 2020: Spouštěcí protokol Omnixtend a koherentní škálování – Dejan Vucinic, Western Digital Corporation

Protokol OmniXtend se stal de facto standardem pro tvorbu vícesoketových systémů RISC-V. Nedávné snahy pracovní skupiny Interconnects v organizaci CHIPS Alliance přinesly definici inicializačního a konfiguračního protokolu, který umožňuje tvorbu masivně paralelních systémů libovolné velikosti.

Další informace

Video

Summit RISC-V 2019: Otevřená a koherentní paměťově zaměřená architektura podpořená procesory RISC-V

Seznámení s technickými novinkami koherentní ethernetové paměťové struktury fabric OmniXtend pro vyrovnávací paměti.

Další informace

Video

Summit RISC-V 2020: Kde je 32bitový port Glibc? – Alistair Francis, Western Digital

Tato přednáška se zabývá problémem roku 2038 s přetečením v unixové epoše a co se dělá pro jeho řešení. Popisuje, jak a proč se to týká 32bitového portu glibc pro RISC-V.

Další informace

Výhledová prohlášení
Tato webová stránka může obsahovat výhledová prohlášení, například prohlášení o našem produktovém a technologickém portfoliu, kapacitách, schopnostech a jejich využití a uplatnění na trhu, o našich produktech, strategiích a příležitostech k růstu a o tržních trendech. Tato výhledová prohlášení jsou vystavená rizikům a nejistotám, které mohou způsobit zásadní odlišnost skutečných výsledků od výsledků uvedených nebo předpokládaných v těchto výhledových prohlášeních. Tato rizika a nejistoty jsou podrobněji probírána v podáních společnosti Western Digital Corporation určených pro Komisi pro kontrolu cenných papírů, mezi něž patří i naše poslední odevzdaná pravidelná zpráva, na kterou vám doporučujeme se zaměřit. Upozorňujeme čtenáře, aby se na tato výhledová prohlášení příliš nespoléhali. Nezavazujeme se tato výhledová prohlášení aktualizovat, aby odrážela následné události nebo okolnosti, pokud to není vyžadováno zákonem.

Upřesňující informace
1. Zdroj: Tržní trendy: Vlastní integrované obvody založené na RISC-V umožní cenově efektivní diferenciaci produktů IoT, autorka Amy Teng (Gartner, 5. 6. 2020)
2. Zdroj: Cesta implementace architektury RISC-V, autor Ted Marena (AllAboutCircuits.com, 10. 9. 2019)
3. Zdroj: WD uvádí své vlastní jádro RISC-V (Microprocessor Report, 4. 2. 2019).
4. Zdroj: Jak mohou aplikace zaměřené na data využít inovací procesoru RISC-V, autor Ted Marena (AllAboutCircuits.com, 20. 3. 2019).
5. Zdroj: Nově vylepšená jádra SweRV Core organizace CHIP Alliance jsou dostupná zdarma všem (CHIP Alliance, 14. 5. 2020)