RISC-V

تلبية متطلبات الجيل التالي للحوسبة

إطلاق العنان لقوة البيانات من خلال مبادرات RISC-V

إن النموذج مفتوح المصدر، والذي ثبتت موثوقيته بنجاح Linux®، أصبح له الآن منصة أجهزة في مبادرة RISC-V لتمكين الجيل التالي من الابتكار. من الأسباب الأخرى هو أن قابلية التكوين التي يوفرها RISC-V لا مثيل لها. من خلال الاستفادة من التعاون المفتوح والمرونة المتوفرين في RISC-V، يمكن لـشركة Western Digital إنشاء معالجات مصممة خصوصًا للتطبيقات التي تعتمد على البيانات.

RISC-V عبارة عن بنية مجموعة تعليمات قياسية مفتوحة ISA تمهد الطريق لعصر جديد من الابتكارات في مجال المعالجات.

تقرير

اتجاهات السوق: ستتيح منتجات الدائرة المتكاملة المستندة إلى RISC-V تمييز منتج إنترنت الأشياء الفعال من حيث التكلفة1

تقرير Gartner عن القوة الدافعة التي يمنحها RISC-V في بيئات إنترنت الأشياء والأعمال

تعرّف على المزيد

موجز فني

متطلبات حساب جديدة لعنوان RISC-V وجهاز مفتوح المصدر

نزّل ملخصًا لمبادرات RISC-V التي استثمرت فيها شركة Western Digital.

تنزيل

مقالة

رحلة تنفيذ RISC-V 2

نظرة تاريخية على مشوار تقدم RISC-V ومستقبله

عرض المستند

التقرير: تقرير المعالجات الدقيقة من Linley Group

تنتج شركة WD مركز المعالجات RISC-V الخاص بها 3

تُتيح شركة Western Digital للآخرين مصدر وحدة المعالجة المركزية الفائقة SweRV.

عرض المستند

مقالة في مجال الصناعة

كيف يمكن للتطبيقات التي تعتمد على البيانات الاستفادة من ابتكار معالج RISC-V 4

RISC-V هو أكثر من مجرد مجموعة تعليمات قياسية لمعالج. تُمكّن الطبيعة المفتوحة للمواصفات تصميم بنيات حوسبة جديدة، مثل OmniXtend.

عرض المستند

البنية الأساسية للبرمجيات

البنية الأساسية للبرامج الثابتة من شركة Western Digial (البرامج الثابتة لطبقة التجريد)

تنزيل

الأحداث

تنظم مؤسسة RISC-V الأحداث وورش العمل بانتظام. شارك في الحدث القريب منك.

تعرّف على المزيد

الفيديوهات المميزة

فيديو

الابتكار الإستراتيجي: RISC-V في شركة Western Digital

اكتشف المزيد

فيديو

قمة RISC-V لعام 2020: مسيرة RISC-V

كانت الفكرة الرئيسية لقمة RISC-V لعام 2020 في شركة Western Digital هي مناقشة التخزين والحوسبة بالجيل التالي. تناقش شركة Siva Sivaram أول منظومة على رقاقة (SoC) مركز المعالجات RISC-V SweRV من Western Digital في نموذج أولي لمحرك أقراص ذي حالة صلبة. تحديثات على مجموعات مراكز معالجات SweRV، ودعوة للتعاون في معيار موحد للذاكرة للمعالجة غير المتجانسة.

اكتشف المزيد

فيديو

نظرة عامة على مجموعة مراكز معالجات RISC-V SweRV

اكتشف المزيد

فيديو

قمة RISC-V لعام 2019: خارطة طريق مراكز المعالجات SweRV

التفاصيل الفنية حول مركز المعالجات RISC-V SweRV الجديد بطرازَي EH2 وEL2 من Western Digital.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2020: خارطة طريق الأجهزة مفتوحة المصدر - زفونومير بانديك (Zvonimir Bandic)، رئيس مجلس إدارة شركة CHIPS Alliance

مكّنت مجموعة التعليمات القياسية المفتوحة RISC-V جيلاً جديدًا من بنيات المعالجة الأساسية. تُوجد الآن مجموعة من الأجهزة المفتوحة، وهي CHIPS Alliance، حيث يمكن للمؤسسات والمنظمات غير الربحية والأفراد والأوساط الأكاديمية التعاون لحل تحديات الجيل التالي من المعالجة. اطلع على أبرز الإنجازات التي حققتها CHIPS Alliance بالفعل وتعرف على خارطة طريقنا ورؤيتنا المستقبلية حول الأجهزة مفتوحة المصدر.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2019: يلبي RISC-V وChips Alliance متطلبات الحوسبة الجديدة

كانت الفكرة الرئيسية لشركة CHIPS Alliance في قمة RISC-V لعام 2019 هي عرض ماهية المؤسسة وأحدث جهودها المبذولة في التطوير.

اكتشف المزيد

فيديو

كيفية إعداد عرض نسيج الذاكرة المتماسك OmniXtend مع RISC-V وTofino

فيديو تفصيلي يشرح كيفية إعداد عرض OmniXtend. يستخدم هذا العرض التوضيحي لوحتَي مصفوفات البوابة المنطقية القابلة للبرمجة (FPGA) ومحول Ethernet قابل للبرمجة. يشرح برمجة لوحتَي مصفوفات البوابة المنطقية القابلة للبرمجة (FPGA) ورمز P4 المطلوب للتشغيل على المحول.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2020: Omnixtend هو بروتوكول تشغيل ومقياس متماسك - ديجان فوسينيك (Dejan Vucinic)، Western Digital Corporation

أصبح OmniXtend المعيار الفعلي لبناء أنظمة RISC-V متعددة المقابس. أدت الجهود الأخيرة التي قامت بها مجموعة عمل Interconnects في شركة CHIPS Alliance إلى تعريف بروتوكول التهيئة والتكوين الذي يمكّن من إنشاء أنظمة متوازية بشكل كبير ذات حجم هائل.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2019: بنية مركزية للذاكرة مفتوحة المصدر والمتماسكة تم تمكينها بفضل RISC-V

تحديث تقني على OmniXtend، نسيج ذاكرة مؤقت مترابط يعتمد على Ethernet.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2020: أين هو منفذ Glibc 32 بت؟ - أليستير فرانسيس (Alistair Francis)، Western Digital

سيغطي هذا الحديث مشكلة كثرة تدفق Y2038 Unix Epoch والإجراءات المتبعة لإصلاحه. وسيعرض كيفية وسبب انطباق هذا على منفذ RISC-V glibc 32 بت.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2019: تقدم شركة Western Digital، الراعي الرسمي، كثافة حجم كود المحول البرمجي GCC

أحدث تحسينات كثافة كود GCC لـ RISC-V.

اكتشف المزيد

فيديو

قمة RISC-V لعام 2019: تقدم شركة Western Digital، الراعي الرسمي، دعم RISC V Hypervisor

التحديث الفني على QEMU ودعم برنامج Hypervisor لـ RISC-V.

اكتشف المزيد

البيانات التطلعية
قد تحتوي صفحة الويب هذه على بيانات تطلعية، بما في ذلك، على سبيل المثال لا الحصر، البيانات المتعلقة بمنتجاتنا وقائمة مشاريع التكنولوجيا لدينا، والقدرات والإمكانيات والتطبيقات، وتسويق منتجاتنا، وإستراتيجياتنا وفرص النمو واتجاهات السوق. تخضع هذه البيانات التطلعية للمخاطر والشكوك التي قد تتسبب في اختلاف النتائج الفعلية ماديًا عن تلك الواردة في البيانات التطلعية صراحةً أو ضمنيًا. تتم مناقشة المخاطر والشكوك بشكل كامل في ملفات شركة Western Digital Corporation لدى لجنة الأوراق المالية والبورصات، بما في ذلك أحدث تقرير دوري تم تقديمه، وهو ما تُركز عليه. يتم تحذير القراء من الاعتماد بشكل مُطلق على هذه البيانات التطلعية ولا نتعهد بأي التزام لتحديث هذه البيانات التطلعية لتعكس الأحداث أو الظروف اللاحقة، باستثناء ما يقتضيه القانون.

الإفصاحات
1. المصدر: اتجاهات السوق: ستتيح منتجات الدائرة المتكاملة المستندة إلى RISC-V تمييز منتج إنترنت الأشياء الفعال من حيث التكلفة بقلم إيمي تينغ (Amy Teng) (Gartner، 6/5/2020)
2. المصدر: رحلة تنفيذ RISC-V بقلم تيد مارينا (Ted Marena) (AllAboutCircuits.com، 9/10/2019)
3. المصدر: تنتج WD مركز المعالجات RISC-V الخاص بها (تقرير المعالج الدقيق، 2/4/2019).
4. المصدر: كيف يمكن للتطبيقات التي تعتمد على البيانات الاستفادة من ابتكار معالج RISC-V بقلم تيد مارينا (Ted Marena) (AllAboutCircuits.com، 3/20/2019).
5. المصدر: مراكز معالجات SweRV المُطورة حديثًا والمتاحة للجميع مجانًا من CHIP Alliance (CHIP Alliance، 5/14/2020)